2024软考中级网络工程师考点巩固：计算机硬件基础

浮点数运算：浮点数加、减运算一般包括对阶、尾数运算、规格化,舍入和判溢。对阶就是使两数的阶码相等，对阶原则是小阶向大阶看齐，即阶码小的数尾数右移每右移一位，阶码加 1，直到两数的阶码相等为止。

高速缓存（Cache）：cache 是高速缓冲存储器，作为 CPU 与主存之间的高速缓冲，有存储容量小，成本大，速度快的特点，存放经常被 CPU 访问的内容。和主存之间的映射由硬件cache自动完成:

DRAM：DRAM 动态随机存取存储器最为常见的系统内存。为了保持数据，DRAM 必须周期性刷新。

累加寄存器（AC）：累加寄存器AC 通常简称为累加器，其功能是:当运算器的 ALU 执行算术或逻辑运算时，为算术逻辑单元 ALU提供一个工作区。累加寄存器暂时存放 ALU 运算的结果信息。显然，运算器中至少要有一个累加寄存器。

图像分辨率与文件尺寸：以300dpi的扫描精度冲洗 34 英寸的照片，扫描精度是 300dpi，那么文件尺寸应该是(3300)(4300)=900 像素*1200 像素体现了分辨率与图像大小的直接关系。

指令周期与程序计数器（PC）：在程序运行过程中，CPU需要将指令从内存中取出并加以分析和执行。CPU 依据指令周期的不同阶段来区分在内存中以二进制编码形式存放的指令和数据。取指周期取出的是指令，执行周期取出的是数据。

指令周期与程序计数器（PC）：计算机在一个指令周期的过程中，为从内存读取指令操作码，首先要将程序计数器(PC)的内容送到地址总线上。

为了保证程序能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址。程序计数器存放的是下一条指令的地址。

浮点数表示范围：如果浮点数的阶码(包括1位阶符)用R位的称码表示尾数(包括1位数符)用M位的补码表示，则浮点数表示的数值范围如下。

最大正数:+(1-2-M+1)x2(211)，最小负数-1x2(21-1)

总线架构：并行总线适合近距离高速数据传输

串行总线适合长距离数据传输

单总线结构在一个总线上适应不同种类的设备，设计简单且性能很高(X)

专用总线在设计上可以与连接设备实现最佳匹配

寄存器功能细分：程序状态寄存器用于记录运算中产生的标志信息，典型的标志为有进位标志位、0标志位、符号标志位、溢出标志位和奇偶标志等。地址寄存器包括程序计数器、堆栈指示器、变址寄存器和段地址寄存器等，用于记录各种内存地址。累加寄存器是一个数据寄存器，在运算过程中暂时存放被操作数和中间运算结果，累加器不能用于长时间地保存一个数据。

通过本次复习，希望您对计算机硬件基础有了更深刻的理解。记住，理论知识的掌握只是第一步，结合实际问题的解决能力才是考试成功的关键。